AD4630-24/AD4632-24均為雙通道、同步采樣、Easy Drive?、2 MSPS或500 kSPS逐次逼近寄存器(SAR)型模數(shù)轉(zhuǎn)換器(ADC)。AD4630-24/AD4632-24具有最大±0.9 ppm的保證INL和24位無失碼，在?40°C至+125°C時(shí)可實(shí)現(xiàn)出色的精度。

低漂移、內(nèi)部精密基準(zhǔn)電壓源緩沖器簡化了與其他系統(tǒng)電路的基準(zhǔn)電壓共用。使用5V基準(zhǔn)電壓源時(shí)，AD4630-24/AD4632-24提供106 dB的典型動態(tài)范圍。低噪底支持需要較小增益和較低功耗的信號鏈。具有可編程抽取率的模塊平均濾波器可將動態(tài)范圍提高至高達(dá)153 dB。寬差分輸入和共模范圍使輸入可以在未飽和的情況下使用整個(gè)基準(zhǔn)電壓(±VREF)范圍，從而簡化信號調(diào)理要求和系統(tǒng)校準(zhǔn)。輕松驅(qū)動模擬輸入具有改善的建立特性，可提供廣泛的AD4630-24/AD4632-24兼容型模擬前端元件選擇。支持單端和差分信號。

靈活的多功能Flexi-SPI串行外設(shè)接口(SPI)簡化了主機(jī)處理器和ADC集成。寬數(shù)據(jù)時(shí)鐘窗口、多個(gè)SDO通道和可選雙數(shù)據(jù)速率(DDR)數(shù)據(jù)時(shí)鐘可將串行時(shí)鐘降至10 MHz，同時(shí)在2 MSPS或500 kSPS的采樣速率下工作。回波時(shí)鐘模式和ADC主機(jī)時(shí)鐘模式放寬了時(shí)序要求并簡化了數(shù)字隔離器的使用。

AD4630-24/AD4632-24采用64引腳芯片級球柵陣列(CSP_BGA)封裝，集成了所有關(guān)鍵電源和基準(zhǔn)電壓旁路電容，縮小了尺寸，減少了系統(tǒng)元件數(shù)，同時(shí)降低了對電路板布局的敏感性。

AD4630-24應(yīng)用

自動測試設(shè)備

數(shù)字控制環(huán)路

醫(yī)療儀器

地震學(xué)

半導(dǎo)體制造

科學(xué)儀器

AD4630-24優(yōu)勢和特點(diǎn)

高性能

吞吐速率：每通道最大值2 MSPS (AD4630-24)或500 kSPS (AD4632-24)

INL：±0.9 ppm（最大值，?40°C至+125°C）

SNR：105.7 dB（典型值）

THD：-127 dB（典型值）/li>

NSD：?166 dBFS/Hz（典型值）

低功耗

每個(gè)通道15 mW (2 MSPS)

每個(gè)通道5 mW (500 kSPS)

每個(gè)通道1.5 mW (10 kSPS)

輕松驅(qū)動特性降低了系統(tǒng)復(fù)雜性

直流輸入具有0.6 μA低輸入電流(2 MSPS)

寬輸入共模范圍：?(1/128) × VREF至+(129/128) × VREF

靈活的外部基準(zhǔn)電壓范圍：4.096 V至5 V

集成2 μF旁路電容的精確集成基準(zhǔn)電壓源緩沖器

具有高達(dá)216抽取率的可編程模塊平均濾波器

擴(kuò)展樣本分辨率高達(dá)30位

超量程和同步位

靈活的SPI數(shù)字接口

每通道1個(gè)、2個(gè)或4個(gè)SDO通道，支持較慢的SCK

回波時(shí)鐘模式可簡化使用數(shù)字隔離器

兼容1.2 V至1.8 V邏輯

采用7 mm × 7 mm 64引腳CSP_BGA封裝，內(nèi)部電源和基準(zhǔn)電容有助于縮減系統(tǒng)尺寸

AD4630-24功能方框圖

AD4630-24封裝引腳圖